最新推荐：
主板的复位与时钟
[ 来源：互联网 ] [ 作者：互联网 ][ 时间：2007-07-18 ]
字串2
当CLK信号有问题 ,可能会使得 RESET信号异常 ,相对的 ;如果RESET信号有 字串3 字串6 字串6 字串4字串4
问题 ,可能会使得输出端的CLK信号异常 .
RESET信号的输入控制来源计有 : 字串8
1. POWER GOOD信号---当打开电源供给器 ,POWER GOOD信号为低准位 ,等 字串3
到 POWER OUTPUT电压达到稳定时 ,POWER GOOD信号才转为 HIGHT .
2. Hardware Reset .
3. Keyboard Controllor RC信号脚位(PIN21) .
4. 内部 SHUT-DOWN 电路 .
CLK 信号的输出信号计有 :
1. CPU CLK .
2. ISA BUS CLK .
3. PCI BUS CLK .
4. VLSI IC CLK .
5. SLOT OSC .
RESET 信号的输出信号计有 :
1. CPU RESET .
2. ISA RESET .
3. PCI RESET .
4. CHIPSET RESET .
5. NPU RESET .
RESET 故障可能原因 :
1. POWER GOOD .
2. Hardware Reset .
3. Keyboard Controllor (8742 PIN21) RC .
4. 影响 RESET 信号产生之 CLK 输入信号 . 字串7
5. SHUT-DOWN 逻辑或 CHIPSET 故障 .
CLK 故障可能原因 :
1. CLK 产生电路 :目前都有专属的CLOCK GENERATOR ,需追踪相关电路及组件 . 字串8
2. CLK 同步电路 :大都和相关的 RESET 信号被整合至 CHIPSET ,再由CHIPSET 字串6
OUTPUT .
3. CLK 缓冲器 :缓冲 IC 故障或其 Controllor PIN .
CPU Interface信号说明 字串2
A20GATE(A20 GATE)
Super I/O的port92缓存器中，SGA20 bit若设为1，则A20GATE输出为High，若设为0，则A20GATE输出为Low。
A20M#(Mask A20地址位20遮蔽)
A20M#讯号是由ICH输出至CPU的讯号。此讯号是让CPU在Real Mode(真实模式)时仿真8086只有1M Byte(1兆字节)地址空间，当超过1Mbyte地址空间时A20M#为LOW，A20被驱动为0而使地址自动折返到第一个1M Byte地址空间上。 字串6
RCIN#(Keyboard Controller Reset Processor键盘控制重置CPU)
RCIN#讯号是由SuperI/O输出至ICH。键盘控制SuperI/O产生RCIN#讯号至ICH，经由ICH再输出INIT#讯号至CPU，进而达到重置CPU的目的。
INIT(Initialization启始)
为一由ICH输出至CPU的讯号，与RESET功能上非常类似，但与RESET不同的是CPU内部L1 Cache和浮点运算操作状态并没被无效化。但TLB(地址转换参考缓存器)与BTB(分歧地址缓存器)内数据则被无效化了。INIT另一点与RESET不同的是CPU必须等到在指令与指令之间的空档才会被确认，而使CPU进入启始状态。 字串5
RESET(重置)
当RESET为”HIGH”时CPU内部被重置到一个已知的状态并且开始从地址OFFFFFFFOH读取重置后的第一个指令。CPU内部的TLB(地址转换参考缓存器)、BTB(分歧地址缓存器)以及SDC(区段地址转换高速缓存)当重置发生时内部数据全部都变成无效。 字串9
FERR#(Numeric Coprocessor Error浮点运算错误)
为一CPU输出至ICH的讯号。当CPU内部浮点运算器发生一个不可遮蔽的浮点运算错误时，FERR#被CPU驱动为LOW。 字串3
IGNNE#(Ignore Numeric Error忽略数值错误)
为一ICH输出至CPU的讯号。当CPU出现浮点运算错误时需要此讯号响应CPU。IGNNE#为LOW时，CPU会忽略任何已发生但尚未处理的不可遮蔽的浮点运算错误。但若IGNNE#为HIGH，又有错误存在时，若下一个浮点指令是FINIT、FCLEX、FSAVE….等浮点指令时中之一时，CPU会继续执行这个浮点指令但若指令不是上述指令时CPU会停止执行而等待外部中断来处理这个错误。 字串7
SMM操作模式其功能在于提供系统设计师利用SMM模设计如:系统省电管理(System Power Management)或系统安全装置(System Security)….等高阶系统操作管理的程序。 字串8
SMI#(System Management Interrupt系统管理中断)
为一由ICH输出至CPU的讯号。当CPU侦测到SMI#为LOW时，即进乞SMM模式(系统管理模式)并到SMRAM(System Management RAM)中读取SMI#处理程序，当CPU在SMM模式时NMI、INTR及SMI#中断讯号都被遮蔽掉，必需等到CPU执行RSM(RESUME)指令后SMI#、NMI及INTR中断讯号才会被CPU认可。 字串4
SMIACT#(系统管理中断认可)
为一由CPU输出至ICH的讯号。SMIACT#是CPU响应SMI#的讯号，当CPU进入SMM模式时即会驱动SMIACT#为LOW，且会持续被驱动为LOW，一直等到CPU执行RSM指令而到正常模式时，才会被驱动为HIGH。 字串2
INTR(Processor Interrupt可遮蔽式中断)
为一由ICH输出对CPU提出中断要求的讯号，外围设备需要处理数据时，对中断控制器提出中断要求，当CPU侦测到INTR为high时，CPU先完成正在执行的总线周期，然后才开始处理INTR中断要求。 字串5
NMI(Non-Mask able Interrupt不可遮蔽式中断)
为一由ICH输出对CPU提出中断要求的讯号，CPU处理NMI中断要求时并不向系统的中断控制器读取中断向量，NMI的中断向量为CPU内部预先设定中断向量。
字串1
发布者：互联网
上一篇：主板维修之流程 下一篇：没有了
评论列表
用户名： （新注册） 密码： 匿名评论